



Docket No. JCLA10900

page 1

IN THE UNITED STATE PATENT AND TRADEMARK OFFICE

In re application of : CHI-LUNG LI et al.

Application No.

: 10/622,912

Filed

: July 15,2003

For

: INK JET PRINT HEAD IDENTIFICATION

CIRCUIT AND METHOD

Certificate of Mailing

I hereby certify that this correspondence and all marked attachments are being deposited with the United States Postal Service as certified first class mail in an envelope addressed to: Commissioner for Patents, P.O.BOX 1450, Alexandria VA

22313-1450, on

November 13, 2003

(Date)

Examiner

Jiawei Huang, Reg. No. 43,3

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Transmitted herewith is a certified copy of Taiwan Application No. 92105458 filed on March 13, 2003.

A return prepaid postcard is also included herewith.

It is believed no fee is due. However, the Commissioner is authorized to charge any fees required, including any fees for additional extension of time, or credit overpayment to Deposit Account No. 50-0710 (Order No. JCLA10900).


Date: ////3/2003

Registration No. 43,330

Please send future correspondence to:

J. C. Patents 4 Venture, Suite 250 Irvine, California 92618 Tel: (949) 660-0761

وال وال وال



येष येष येष येष



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY-OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件、係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 : 西元 2003 年 03 月 13 月 Application Date

申 請 案 號: 092105458 Application No.

申 請 人: 國際聯合科技股份有限公司

Applicant(s)

局 長 Director General




發文日期: 西元 <u>2003</u> 年 <u>7</u> 月 <u>29</u> 日 Issue Date

發文字號: **09220767030** Serial No.

ග්ල ගල ගල

		_		
申	請E	日期	:	IPC分類
申	請罪	案號	:	

(以上各欄由本局填註) 發明專利說明書								
_	中文	噴墨印表頭之辨識電路及方法						
發明名稱	英文	INK JET PRINT HEAD IDENTIFICATION CIRCUIT AND METHOD						
	姓 名 (中文)	1. 李啟隆						
÷	姓 名 (英文)	1.Chi-Lung Li						
發明人	國籍(中英文)	1. 中華民國 TW						
(共1人)	住居所(中文)	1. 新竹市寶山路145巷25號6樓						
	住居所(英文	1.6Fl., No. 25, Lane 145, Baushan Rd., Hsinchu, Taiwan 300, R.O.C						
	名稱或 姓 名 (中文)	1. 國際聯合科技股份有限公司						
	名稱或 姓 名 (英文)	1. International United Technology Co., Ltd.						
=	國籍(中英文	1. 中華民國 TW						
申請人 (共1人)		1. 新竹縣竹北市博爱街921號 (本地址與前向貴局申請者相同)						
·	住居所(營業所	1. No. 921, Po Ai Street, Chupei, Hsin-Chu, Taiwan, R.O.C.						
	代表人(中文)	1. 林耕華						
	代表人(英文)							



四、中文發明摘要 (發明名稱:噴墨印表頭之辨識電路及方法)

一種噴墨印表頭之辨識電路及方法,可適用於辨識一噴墨印表頭之型式。首先需提供一重置訊號、至少一時脈訊號時,當難難實難數值,當對應的一時脈訊號時,則進位所計數之計數值,來程式化一邏輯電路,使噴墨印表頭可依序輸出所需之辨識碼。

伍、(一)、本案代表圖為:第___4___圖

(二)、本案代表圖之元件代表符號簡單說明:

400 辨識電路401 重置訊號線402 第一時脈訊號線403 第二時脈訊號線405 辨識碼訊號線410 計數器420 程式化單元430 或邏輯單元

陸、英文發明摘要 (發明名稱:INK JET PRINT HEAD IDENTIFICATION CIRCUIT AND METHOD)

An identification circuit for identifying the type of an ink jet print head and method therefor is disclosed. A reset signal and at least a clock signal are provided. A count value is reset if the identification circuit received a reset signal. The count value is counted to next value if the identification circuit received a corresponding clock signal. A logic circuit is programmed to





四、中文發明摘要 (發明名稱:噴墨印表頭之辨識電路及方法)

陸、英文發明摘要 (發明名稱: INK JET PRINT HEAD IDENTIFICATION CIRCUIT AND METHOD)

output the required identification code sequentially from the ink jet print head according to the required identification code designated for the ink jet print head and the count value.



一、本案已向								
國家(地區)申請專利	申請日期	案 號	主張專利法第二十四條第一項優先					
		•						
二、□主張專利法第二十五條之一第一項優先權:								
申請案號:								
日期:								
三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間								
日期:								
四、□有關微生物已寄存於	〉國外:							
寄存國家: 寄存機構:								
寄存日期:								
寄存號碼: □有關微生物已寄存於	>國內(太局所指定	之寄存機構).						
寄存機構:	·	. = 4 14 PACHEZZ+						
寄存日期:								
寄存號碼: □熟習該項技術者易於	《獲得,不須寄存。							
III MASIDASHASHASIA KASKASKASI II III								

五、發明說明(1)

發明所屬之技術領域

本發明是有關於一種噴墨印表頭(ink jet print head),且特別是有關於一種噴墨印表頭之辨識電路及方法。

先前技術

隨著科技的進步,各種電腦週邊產品也日益地多樣 化。就以噴墨印表機為例,為迎合使用者在不同環境下之 各種列印需求,於是發展出各式各樣的噴墨印表機,而每 一噴墨印表機又有相對應的多種噴墨印表頭,例如具有黑 色卡匣或彩色卡匣之噴墨印表頭、以及具有不同噴孔數之 噴墨印表頭等等。

為了辨識各種不同型式之噴墨印表頭,在製造時,均會賦于每一噴墨印表頭一對應於其型號或序號的辨識碼 (Identification Code),以便當不同型式之噴墨印表頭裝置於噴墨印表機上時,噴墨印表機得以辨識,而以不同的控制程式,來控制不同型號或序號的噴墨印表頭。

如上所述地,由於噴墨印表頭之種類繁多,而為提供 噴墨印表機辨識裝置於其上之不同型式的噴墨印表頭中,均會儲存有對應於其型號或有一辨識 嗎。因此,每一噴墨印表頭中,也會包含有機來讀取路 (Identification Circuit),以供噴墨印表機來 飲噴墨印表頭中之辨識碼,以進行辨識。而噴墨印表 辨識電路只在噴墨印表頭剛安裝至噴墨印表機時或別 印動作前使用,一旦噴墨印表頭被辨識後,便不再需要使





五、發明說明(2)

用辨識電路。因此,噴墨印表頭之辨識電路通常會借用控制印表頭陣列(Print Head Array)電路之位址線,來讀取儲存於噴墨印表頭中之辨識碼。

請參考第1圖,其係顯示一種噴墨印表機辨識系統方塊示意圖。圖中顯示,此噴墨印表機辨識系統100包括經由位址線131與溫度感測輸出線132連接之印表機電路(Printer Electronics)110及印表頭電路(Print Head Electronics)120。其中,印表機電路110包括控制器(Controller)111及驅動電路(Driving Circuit)112,而印表頭電路120則包括印表頭陣列(Print Head Array)121、辨識電路122及溫度感測電路123。

列印時,控制器111會將列印資料傳送至驅動電路 112,並經由驅動電路112驅動位址線131,以控制印表頭 陣列121而列印出所需圖樣。溫度感測電路123用以感測印 表頭之溫度,並經由溫度感測輸出線132傳送至控制器 111。而辨識電路122則:連接部分之位址線131,以供控制 器111發出讀取內存辨識碼之控制訊號,並將內存之辨識 碼經由溫度感測輸出線132輸出。

習知有幾種不同之辨識電路122作法,如第2圖所示為揭露於美國專利第5363134號之一種辨識電路圖。圖中顯示,此辨識電路200條使用複數個可程式化之熔絲鏈(Fuse)F1至F13配合複數個電晶體Q1至Q13來完成。每一熔絲鏈F1至F13分別對應連接至電晶體Q1至Q13的閘極,以控制電晶體Q1至Q13之導通與否。而對應於使用此辨識電路





五、發明說明 (3)

200之噴墨印表頭的型式之辨識碼,則經由程式化熔絲鏈 F1至F13來儲存,其中每一熔絲鏈F1至F13之熔斷與否,分 別代表辨識碼之一位元資料。

當印表機欲讀取辨識碼時,會經由位址線131送出高準位之讀取控制訊號,此處假設經由A13送出高準位之讀取控制訊號,則當熔絲鏈F13並未熔斷時,電晶體Q13將被導通,因此溫度感測輸出線132將被拉至低準位,而讀取0之辨識碼。反之,當熔絲鏈F13在程式化時已被熔斷,則電晶體Q13將不導通,溫度感測輸出線132將因第1圖中之印表機電路110的拉升電阻(未繪示)而拉升至高準位,因此而可讀取1之辨識碼,其他位元之辨識碼則可依序如上述之方式來讀取。

然而此種辨識電路200之每一位址線,只能對應讀取一位元之辨識碼,以致可儲存之辨識碼的位元數將受限於位址線的數量,而難以擴充。

如第3圖所示為揭露於美國專利第5,940,095號之另一種辨識電路圖。此辨識電路300主要係運用複數個一位元移位暫存器(one-bit shift register)320a、320b、320c及320d,來達成並入串出之辨識電路(parallel in, serial out identification circuit)的目的。也就是說,當第1圖中之印表機電路110經由位址線325傳送載入控制訊號Load時,內存之辨識碼將並行載入複數個一位元移位暫存器320a、320b、320c及320d中,而後當分別經由位址線326及327,依序接收一第一時脈訊號C1k1及一第二





五、發明說明 (4)

時脈訊號C1k2時,儲存於一位元移位暫存器320d中之位元資料會經由輸出線328而移出,儲存於一位元移位暫存器320d中,儲存於一位元移位暫存器320d中,儲存於一位元移位暫存器320b中之位元資料則移入一位元移位暫存器320a中之位元資料則移入一位元移位暫存器320b中。

故知,在印表機電路110經由位址線325傳送載入控制訊號Load,並分別經由位址線326及327,依序傳送所需之第一時脈訊號C1k1及第二時脈訊號C1k2後,則內存於複數個一位元移位暫存器320a、320b、320c及320d中之辨識碼,將依序串列地輸出。因此,此種採用並入串出之辨識電路300將僅需如325、326與327等位址線,即可依需求來擴充辨識碼之位元數,而不受位址線數量之限制。

然而,同樣不受位址線數量之限制,即可依需求來擴充辨識碼之位元數的辨識電路,並不僅限於上述之並入串出的辨識電路才可達成。

發明內容

因此,本發明提供一種噴墨印表頭之辨識電路及方法,其可依需求來擴充辨識碼之位元數,而不受位址線數量之限制。

為達上述及其他目的,本發明提供一種噴墨印表頭之辨識電路,可適用於具有一重置訊號線、至少一時脈訊號線及一辨識碼訊號線之噴墨印表機,用以辨識所安裝之噴墨印表頭的型式。此辨識電路包括:計數器(counter)、





五、發明說明 (5)

邏輯單元及程式化單元。

其中,計數器連接重置訊號線、至少一時脈訊號線,用以當自重置訊號線接收重置訊號時,重置計數器,且當自該至少一時脈訊號線接收相對應一時脈訊號時,進位計數器之計數值,以自計數器之複數個輸出端輸出。

邏輯單元具有複數個輸入端及一輸出端,其輸出端連接辨識碼訊號線,以便輸出代表噴墨印表頭的型式之辨識碼。而程式化單元則耦接計數器之輸出端和邏輯單元之輸入端,來分別程式化每一計數器之輸出端和邏輯單元之輸入端的對應連接。

在一實施例中,當重置計數器後,計數器會依照1、2、4、8、16...等之順序,來計數其計數值。


在一實施例中,其邏輯單元係為一或邏輯閘,而或邏輯閘亦可包括一致能控制端,以接收時脈訊號線之時脈訊號的控制。

在一實施例中,其程式化單元係於製作噴墨印表頭之辨識電路時,以光罩規劃(Mask Programmed)的方式來程式化,以儲存所需之辨識碼。

在另一實施例中,其程式化單元則以熔絲鏈(Fuse)之方式,來提供可程式化之程式化單元,以儲存所需之辨識碼。

本發明另提供一種噴墨印表頭之辨識電路,可適用於具有一重置訊號線、至少一時脈訊號線及一辨識碼訊號線之噴墨印表機,用以辨識所安裝之噴墨印表頭的型式。此





五、發明說明 (6)

辨識電路包括:計數器、複數個切換開關及程式化單元。其中,計數器連接重置訊號線和至少一時脈訊號線,用以當自重置訊號線接收一重置訊號時,重置計數器,且當自該至少一時脈訊號線接收相對應一時脈訊號時,進位計數器之計數值,以自計數器之複數個輸出端輸出。

複數個切換開關之每一個具有一輸入端、一輸出端及一控制端,所有切換開關之輸出端均連接辨識碼訊號線,以輸出代表噴墨印表頭的型式之辨識碼,而每一切換開關之控制端則分別對應連接至計數器之輸出端,以接受計數器之輸出端的控制。

程式化單元則耦接上述切換開關之輸入端,用以依據欲儲存之辨識碼,來程式化切換開關之輸入端的輸入值。

在一實施例中,當重置計數器後,計數器會依照1、2、4、8、16.. 等之順序,來計數其計數值。

在一實施例中,係使用NMOS電晶體或CMOS電晶體來作為切換開關。

在一實施例中,其程式化單元係於製作噴墨印表頭之辨識電路時,以光罩規劃的方式來程式化,以儲存所需之辨識碼。

在另一實施例中,其程式化單元則以熔絲鏈之方式,來提供可程式化之程式化單元,以儲存所需之辨識碼。

依據本發明之精神,本發明提供一種噴墨印表頭之辨識方法,其可適用於辨識一噴墨印表頭之型式,而包括下列步驟:首先提供一重置訊號、至少一時脈訊號。當接收





五、發明說明 (7)

到重置訊號時,則重置一計數值。當接收到該至少一時脈訊號時,進位所計數之計數值,並依據所需代表噴墨印表頭的型式之辨識碼及上述計數值,來程式化一邏輯電路,使噴墨印表頭可依序輸出所需之辨識碼。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特以較佳實施例,並配合所附圖式,作詳細說明如下:

實施方式:

請參考第4圖所示,其為根據本發明第一實施例之一種噴墨印表頭之辨識電路。圖中顯示,此辨識電路400包括:計數器(counter)410、例如是或邏輯問組成之或邏輯單元430及例如是熔絲鏈(Fuse)組成之程式化單元420。圖中之程式化單元420雖然是以熔絲鏈來說明,然熟習此藝者應知,如於製作噴墨印表頭之辨識電路400時,以光罩規劃的方式來事先程式化其程式化單元420,或其他方式等亦為可行之另一種作法。

如第4圖所示,本實施例之一種噴墨印表頭的辨識電路400,依然只需運用噴墨印表機(未繪示)之3條位址線,來作為傳輸重置訊號Reset之重置訊號線401、傳輸第一時脈訊號C1k1之第一時脈訊號線402及傳輸第二時脈訊號C1k2之第二時脈訊號線403,以執行辨識所安裝之噴墨印表頭的型式之功能。因此,可依辨識碼之需求來擴充其位元數,而不會受到位址線數量之限制。

其中,計數器410連接重置訊號線401、第一時脈訊號





五、發明說明(8)

線402及第二時脈訊號線403。在此一實施例中,因辨識碼所需之位元數為8位元,故使用一具有8個輸出端b0~b7之8位元計數器,以配合所需之辨識碼位元數。每一輸出端b0~b7分別經由程式化單元420之一熔絲鏈連接至或邏輯單元430之一輸入端,而或邏輯單元430之每一輸入端,亦分別經由程式化單元420之一熔絲鏈連接至接地端,以便經由程式化來儲存所需之辨識碼。此外,組成或邏輯單元430之或邏輯閘亦可另包括一致能控制端EN,以便接收來自第二時脈訊號線403之第二時脈訊號C1k2的控制。

假設所欲儲存之辨識碼為11101000,則應熔斷圖中之F10、F11、F12、F3、F14、F5、F6及F7等熔絲鏈,而保留圖中之F0、F1、F2、F13、F4、F15、F16及F17等熔絲鏈,以將程式化單元420程式化而儲存所需之辨識碼,其操作原理之說明請一併參考第5圖之操作時序圖。

當計數器410自重置訊號線401接收重置訊號Reset時,計數器410之計數值將被重置為0。而當計數器410依序自第一時脈訊號線402及第二時脈訊號線403接收一第一時脈訊號C1k1及一第二時脈訊號C1k2時,計數器410將依照一定順序,例如1、2、4、8、16...等之順序,來計數其計數值。也就是說,當計數器410之計數值被重置為0後,計數器410之輸出端b0~b7,將於依序自第一時脈訊號線402及第二時脈訊號線403接收一第一時脈訊號C1k1及一第二時脈訊號C1k2時,依序輪流設定為高準位之1,其操作時序如第5圖之b0~b7所示。





五、發明說明 (9)

當計數器410之輸出端b0為1,且輸出端b1~b7為0時, 因熔絲鏈F0於程式化時被保留,以致或邏輯單元430之輸 出端將輸出1之辨識碼ID。而當計數器410之輸出端b1為 1,且輸出端b0及b2~b7為0時,因熔絲鏈F1於程式化時被 保留,故或邏輯單元430之輸出端將輸出1之辨識碼ID。同樣地,當計數器410之輸出端b2為1,且輸出端b0~b1及 b3~b7為0時,因熔絲鏈F2於程式化時被保留,故或邏輯單元430之輸出端亦將輸出1之辨識碼ID。當計數器410之輸出端b3為1,且輸出端b0~b2及b4~b7為0時,因熔絲鏈F3 於程式化時已被熔斷,而熔絲鏈F13則被保留,故或邏輯單元430之輸出端將輸出0之辨識碼ID。依此類推則或邏輯單元430之輸出端將輸出0之辨識碼ID。依此類推則或邏輯單元430之輸出端將依序輸出11101000之辨識碼ID,也就是代表所安裝之噴墨印表頭的辨識碼,其操作時序可參考第5圖之ID所示。

請參考第6圖,其為根據本發明第二實施例之一種噴墨印表頭之辨識電路。圖中顯示,此辨識電路600包括:計數器(counter)610、例如是熔絲鏈(Fuse)組成之程式化單元620及複數個NMOS電晶體所形成之切換開關630、631、632、633、634、635、636及637。圖中之程式化單元620雖然是以熔絲鏈來說明,然熟習此藝者應知,如於製作噴墨印表頭之辨識電路600時,以光罩規劃的方式來事先程式化其程式化單元620,或其他方式等亦為可行之另一種作法。

如第6圖所示,本實施例之一種噴墨印表頭的辨識電





五、發明說明 (10)

路600,同樣只需運用噴墨印表機(未繪示)之3條位址線,來作為傳輸重置訊號Reset之重置訊號線601、傳輸第一時脈訊號C1k1之第一時脈訊號線602及傳輸第二時脈訊號C1k2之第二時脈訊號線603,以執行辨識所安裝之噴墨印表頭的型式之功能。因此,亦可依辨識碼之需求來擴充其位元數,而不會受到位址線數量之限制。

其中,計數器610連接重置訊號線601、第一時脈訊號線602及第二時脈訊號線603。在此一實施例中,因辨識碼所需之位元數為8位元,故使用一具有8個輸出端b0~b7之8位元計數器,以配合所需之辨識碼位元數。每一輸出端b0~b7分別對應連接至切換開關630、631、632、633、634、635、636及637之關極端,以分別控制切換開關630、631、632、633、634、635、636及637之導通與否,而切換開關630、631、632、633、634、635、636及637之一源/汲極端分別經由程式化單元620之熔絲鏈連接至電源端或接地端,以便經由程式化來輸入所需之辨識碼,另切換開關630、631、632、633、634、635、636及637之一源/汲極端則一起連接至辨識碼訊號線605,以輸出辨識碼。

假設所欲儲存之辨識碼為11101000,則應熔斷圖中之F10、F11、F12、F3、F14、F5、F6及F7等熔絲鏈,而保留圖中之F0、F1、F2、F13、F4、F15、F16及F17等熔絲鏈,以將程式化單元620程式化而儲存所需之辨識碼,其操作原理之說明同樣請合併參考第5圖之操作時序圖。

當計數器610自重置訊號線601接收重置訊號Reset





五、發明說明 (11)

時,計數器610之計數值將被重置為0。而當計數器610依序自第一時脈訊號線602及第二時脈訊號線603接收一第一時脈訊號C1k1及一第二時脈訊號C1k2時,計數器610將依照一定順序,例如1、2、4、8、16...等之順序,來計數其計數值。也就是說,當計數器610之計數值被重置為0後,計數器610之輸出端b0~b7,將於依序自第一時脈訊號線602及第二時脈訊號線603接收一第一時脈訊號C1k1及一第二時脈訊號C1k2時,依序輪流設定為高準位之1,其操作時序如第5圖之b0~b7所示。

當計數器610之輸出端b0為1時,將導通切換開關630,且因熔絲鏈F0於程式化時被保留,於是將輸出1之辨識碼ID。而當計數器610之輸出端b1為1時,將導通切換開關631,且因熔絲鏈F1於程式化時被保留,故會輸出1之辨識碼ID。同樣地,當計數器610之輸出端b2為1時,將導通切換開關632,且因熔絲鏈F2於程式化時被保留,故亦輸出1之辨識碼ID。當計數器610之輸出端b3為1時,將導通切換開關633,且因熔絲鏈F3於程式化時已被熔斷,而熔絲鏈F13則被保留,故將輸出0之辨識碼ID。依此類推則辨識碼訊號線605將依序出現11101000之辨識碼ID,也就是代表所安裝之噴墨印表頭的辨識碼,其操作時序請參考第5圖之ID所示。

熟習此藝者應知,上述實施例僅為本發明的其中的特定實施態樣,例如第四圖中的430亦可以其他邏輯單元(例如NAND邏輯單元)或解碼器可以輕易取代之,不限於使用





五、發明說明 (12)

或邏輯單元;同樣的,本發明所用的時序訊號線不限於二條,只要一條時序訊號線即可達成本發明之功能和目的;另外,第六圖631-637的切換開關不限於使用NMOS電晶體,亦可使用CMOS來作為切換開關。

其中當計數值被重置為0後,且依序接收到第一時脈訊號及第二時脈訊號時,將依照一定順序,例如1、2、4、8、16...等之順序,來計數其計數值。而其中之邏輯電路可為一邏輯閘或複數個NMOS或CMOS電晶體。

雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。





圖式簡單說明

第1圖係顯示一種噴墨印表機辨識系統方塊示意圖;

第2圖係顯示揭露於美國專利第5363134號之一種辨識電路圖;

第3圖係顯示揭露於美國專利第5,940,095號之另一種辨識電路圖;


第4圖係顯示根據本發明第一實施例之一種噴墨印表頭之辨識電路圖;

第5圖係顯示根據本發明第一及二實施例之一種噴墨印表頭的辨識電路操作時序圖;以及

第6圖係顯示根據本發明第二實施例之一種噴墨印表頭之辨識電路圖。

圖式標示說明:

- 100 噴墨印表機辨識系統
- 110 印表機電路
- 111 控制器
- 112 驅動電路
- 120 印表頭電路
- 121 印表頭陣列
- 122、200、300、400、600 辨識電路
- 123 温度感測電路
- 131、325、326、327 位址線
- 132 温度感測輸出線
- 320a、320b、320c、320d 一位元移位暫存器
- 328 輸出線



圖式簡單說明

- 410、610 計數器
- 420、620 程式化單元
- 430 或邏輯單元
- 401、601 重置訊號線
- 402、602 第一時脈訊號線
- 403、603 第二時脈訊號線
- 405、605 辨識碼訊號線
- 630~637 切換開關



و المرافع العرد المواجعة والمراب المرابي والمرابعة والمرافع المواجعة المواجعة والمرابعة والمرابعة والمرابع والمرابع

六、申請專利範圍

- 1. 一種噴墨印表頭之辨識電路,適用於具有一重置訊號線、至少一時脈訊號線及一辨識碼訊號線之噴墨印表機,來辨識一噴墨印表頭之型式,包括:
- 一計數器,耦接該重置訊號線、該至少一時脈訊號 線,用以當自該重置訊號線收一重置訊號時,重置該計 數器,且當自該至少一時脈訊號線接收相對應一時脈訊號 時,進位該計數器之計數值,以自該計數器之複數個輸出 端輸出;
- 一邏輯單元,具有複數個輸入端及一輸出端,該邏輯單元之輸出端耦接該辨識碼訊號線,以輸出代表該噴墨印表頭的型式之一辨識碼;以及
- 一程式化單元, 耦接該計數器之輸出端及該邏輯單元之輸入端, 用以依據欲儲存之該辨識碼,來分別程式化每一該計數器之輸出端及該邏輯單元之輸入端的對應連接。
- 2. 如申請專利範圍第1項所述之噴墨印表頭之辨識電路,其中在重置該計數器後,係依照1、2、4、8、16...等之順序,來計數該計數器之計數值。
- 3. 如申請專利範圍第1項所述之噴墨印表頭之辨識電路,其中該邏輯單元係為一或邏輯閘、NAND邏輯單元或解碼器。
- 4. 如申請專利範圍第1項所述之噴墨印表頭之辨識電路,其中該邏輯單元並具有一致能控制端,該致能控制端, 耦接收一時脈訊號線。
 - 5. 如申請專利範圍第1項所述之噴墨印表頭之辨識電





六、申請專利範圍

路,其中係於製作該噴墨印表頭之辨識電路時,以光罩規劃方式將該程式化單元程式化,來儲存該辨識碼。

- 6. 如申請專利範圍第1項所述之噴墨印表頭之辨識電路,其中係以熔絲鏈之方式,來提供可程式化之該程式化單元,以儲存該辨識碼。
- 7. 一種噴墨印表頭之辨識電路,適用於具有一重置訊號線、至少一時脈訊號線及一辨識碼訊號線之噴墨印表 機,來辨識一噴墨印表頭之型式,包括:
- 一計數器,耦接該重置訊號線、該至少一時脈訊號 線,用以當自該重置訊號線接收一重置訊號時,重置該計 數器,且當自該至少一時脈訊號線接收相對應一時脈訊號 時,進位該計數器之計數值,以自該計數器之複數個輸出 端輸出;

複數個切換開關,每一該些切換開關具有一輸入端、一輸出端及一控制端,所有該些切換開關之輸出端親接該辨識碼訊號線,以輸出代表該噴墨印表頭的型式之一辨識碼,而每一該些切換開關之控制端則分別對應連接至該計數器之輸出端;以及

- 一程式化單元,耦接該些切換開關之輸入端,用以依據欲儲存之該辨識碼,來程式化該些切換開關之輸入端的輸入值。
- 8. 如申請專利範圍第7項所述之噴墨印表頭之辨識電路,其中在重置該計數器後,係依照1、2、4、8、16...等之順序,來計數該計數器之計數值。



to more figure, define come



六、申請專利範圍

- 9. 如申請專利範圍第7項所述之噴墨印表頭之辨識電路,其中該些切換開關係為NMOS電晶體或CMOS電晶體。
- 10. 如申請專利範圍第7項所述之噴墨印表頭之辨識電路,其中係於製作該噴墨印表頭之辨識電路時,以光罩規劃方式將該程式化單元程式化,來儲存該辨識碼。
- 11. 如申請專利範圍第7項所述之噴墨印表頭之辨識電路,其中係以熔絲鏈之方式,來提供可程式化之該程式化單元,以儲存該辨識碼。
- 12. 一種噴墨印表頭之辨識方法,適用於辨識一噴墨印表頭之型式,包括下列步驟:

提供一重置訊號及至少一時脈訊號;

當接收該重置訊號時,重置一計數值;

當接收該至少一時脈訊號時,進位該計數值;

依據所需代表該噴墨印表頭的型式之一辨識碼及該計數值,來程式化一邏輯電路,使該噴墨印表頭依序輸出該辨識碼。


- 13. 如申請專利範圍第12項所述之噴墨印表頭之辨識方法,其中在重置該計數值後,係依照1、2、4、8、16... 等之順序,來計數該計數值。
- 14. 如申請專利範圍第12項所述之噴墨印表頭之辨識方法,其中該邏輯電路為一或邏輯閘、NAND邏輯閘或解碼器。
- 15. 如申請專利範圍第12項所述之噴墨印表頭之辨識方法,其中該邏輯電路為複數個NMOS電晶體或CMOS電晶



The thought the comment of the property of the second


六、申請專利範圍 贈。






第 1 圖


and the second of the second



第2圖




The second of th




第5圖

•

. .





申請案件名稱:噴墨印表頭之辨識電路及方法









